


APELLIDOS: _____

NOMBRE: _____ DNI Nº: _____ GRUPO: _____

1 (4.5 puntos).- Se desea diseñar un circuito de riego automático como el mostrado en la figura. El circuito deberá accionar la bomba cuando la tierra esté seca, pero antes debe comprobar las siguientes condiciones:

- Para evitar que la bomba se estropee, nunca se accionará la bomba cuando el depósito de agua esté vacío.
- Si hay restricciones en el riego (época de verano), sólo se podrá regar de noche.
- En el resto del año (si no hay restricciones) se podrá regar de día y de noche (si la tierra está seca).



Para implementar el circuito se dispone de las siguientes entradas (**de mayor a menor peso**):

- **V:** Señal que indica si el depósito de agua está vacío: Vacío: **V** = 1; Hay agua: **V** = 0.
- **S:** Señal que indica si la tierra está seca: Tierra seca: **S** = 1; Tierra húmeda: **S** = 0.
- **D:** Señal que indica si es de día o de noche: Día: **D** = 1; Noche: **D** = 0.
- **R:** Señal que indica si hay restricciones en el riego (es verano): Hay restricciones: **R** = 1; No hay restricciones: **R** = 0.

La salida **B** accionará la bomba para regar: Bomba funcionando: **B** = 1; Bomba apagada **B** = 0.

Se pide:

- Tabla de verdad del circuito. **(1.75 puntos)**
- Obtener la ecuación simplificada en suma de productos directamente desde un mapa de Karnaugh. **(0.5 puntos)**
- Obtener la ecuación simplificada en producto de sumas directamente desde un mapa de Karnaugh. **(0.5 puntos)**


- d) Representar la ecuación simplificada del apartado c con puertas lógicas. **(0.25 puntos)**
- e) Obtener la salida **B** con un multiplexor, optimizando el tamaño de éste. **(0.5 puntos)**
- f) Escribir un módulo VHDL que represente la ecuación obtenida en el apartado b anterior. **(1 punto)**

2 (1.5 puntos).- Diseñar el circuito de calendario del ejercicio anterior. Este circuito recibirá desde un sistema externo el mes actual **en código reflejado de 4 bits** (el código 0000 pertenece al mes de Enero). Se considera que el periodo de verano está formado por los meses de junio, julio, agosto y septiembre.

Se pide:

- Diseñar el **Circuito de calendario** usando decodificadores de un máximo de 4 salidas (con salidas activas a nivel bajo y dos líneas de habilitación: G1 activa a nivel bajo y G2 activa a nivel alto) y puertas lógicas.

3 (4 puntos).- Se desea diseñar una máquina de Moore que controle del encendido de una lámpara **L**, conectada como se muestra en la siguiente figura.



donde:

- **A** es un interruptor que, según la posición en que se coloque, permite conmutar entre los dos modos de funcionamiento del sistema: manual (**A = 0**) o automático (**A = 1**).
- **P** es un pulsador que proporciona un nivel alto mientras está presionado.
- **D** es un detector de movimientos cuya salida adopta un nivel alto mientras está detectando la presencia de alguna persona.

El funcionamiento del sistema debe ser el siguiente:

- En modo manual, cada vez que el usuario active el pulsador se invertirá el estado de encendido/apagado de la lámpara. Por tanto, para el encendido y posterior apagado de la lámpara, o viceversa, será necesario activar el pulsador, soltarlo y volverlo a presionar una segunda vez.
- En modo automático, la lámpara permanecerá encendida mientras se esté detectando la presencia de alguien y apagada en caso contrario.
- El usuario nunca accionará a la vez el interruptor y el pulsador.
- Al cambiar entre los modos de funcionamiento la lámpara pasará por el estado de apagado.
- Al pasar del modo automático al modo manual la lámpara permanecerá encendida mientras se detecte la presencia de alguien.

Realizar el sistema de control mediante el empleo de un REGISTRO y una PLA, representando:

- a) El diagrama de estados del sistema. **(2.5 puntos)**
- b) La tabla de estados del sistema. **(1 punto)**
- c) El diagrama lógico del sistema, especificando el tamaño mínimo que deberá tener la PLA. **(0.5 puntos)**

Ejercicio 1

a) Tabla de verdad del circuito.

V	S	D	R	B
0	0	0	0	0
0	0	0	1	0
0	0	1	0	0
0	0	1	1	0
0	1	0	0	1
0	1	0	1	1
0	1	1	0	1
0	1	1	1	0
1	0	0	0	0
1	0	0	1	0
1	0	1	0	0
1	0	1	1	0
1	1	0	0	0
1	1	0	1	0
1	1	1	0	0
1	1	1	1	0

$$B = \Sigma_4(4, 5, 6) = \Pi_4(0, 1, 2, 3, 7, 8, 9, 10, 11, 12, 13, 14, 15)$$

b) Obtención de la expresión mínima disyuntiva de la función B.

DR \ VS	00	01	11	10
00	0	0	0	0
01	1	1	0	1
11	0	0	0	0
10	0	0	0	0


$$B = \overline{V}SR + V\overline{S}\overline{D}$$

c) Obtención de la expresión mínima conjuntiva de la función B.

DR \ VS	00	01	11	10
00	0	0	0	0
01	1	1	0	1
11	0	0	0	0
10	0	0	0	0

$$B = S \cdot (\bar{D} + \bar{R}) \cdot \bar{V}$$


d) Diagrama lógico de la expresión mínima conjuntiva de la función B.



e) Implementación de la función B mediante un multiplexor.

$$B = \Sigma_4(4, 5, 6)$$

SDR \ V	000	001	010	011	100	101	110	111
0	0	0	0	0	1	1	1	0
1	0	0	0	0	0	0	0	0
	0	0	0	0	$\bar{V}$	$\bar{V}$	$\bar{V}$	0



f) Módulo VHDL de la función B.

```
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;

ENTITY EFC_14_S IS
    PORT ( V : IN STD_LOGIC;
          S : IN STD_LOGIC;
          D : IN STD_LOGIC;
          R : IN STD_LOGIC;
          B : OUT STD_LOGIC);
END EFC_14_S;

ARCHITECTURE A_EFC_14_S OF EFC_14_S IS
BEGIN
    B <= NOT V AND (NOT D OR NOT R) AND S;
END A_EFC_14_S;
```

Ejercicio 2


Tabla de verdad del circuito.

G ₃	G ₂	G ₁	G ₀	MES	B
0	0	0	0	Enero	0
0	0	0	1	Febrero	0
0	0	1	1	Marzo	0
0	0	1	0	Abril	0
0	1	1	0	Mayo	0
0	1	1	1	Junio	1
0	1	0	1	Julio	1
0	1	0	0	Agosto	1
1	1	0	0	Septiembre	1
1	1	0	1	Octubre	0
1	1	1	1	Noviembre	0
1	1	1	0	Diciembre	0
1	0	1	0	-	X
1	0	1	1	-	X
1	0	0	1	-	X
1	0	0	0	-	X

G ₃	G ₂	G ₁	G ₀	B
0	0	0	0	0
0	0	0	1	0
0	0	1	0	0
0	0	1	1	0
0	1	0	0	1
0	1	0	1	1
0	1	1	0	0
0	1	1	1	1
1	0	0	0	X
1	0	0	1	X
1	0	1	0	X
1	0	1	1	X
1	1	0	0	1
1	1	0	1	0
1	1	1	0	0
1	1	1	1	0


$$B = \sum_4(4, 5, 7, 12) + \sum_\phi(8, 9, 10, 11)$$

Implementación de la función R mediante decodificadores y puertas.



Ejercicio 3

a) Diagrama de estados del sistema.



b) Tabla de estados.

q ₂	q ₁	q ₀	A	P	D	Q ₂	Q ₁	Q ₀	D ₂	D ₁	D ₀	L	TPLA
0	0	0	0	0	X	0	0	0	0	0	0	0	-
0	0	0	0	1	X	0	0	1	0	0	1	0	1
0	0	0	1	X	X	1	0	0	1	0	0	0	2
0	0	1	X	0	X	0	1	0	0	1	0	1	3
0	0	1	X	1	X	0	0	1	0	0	1	1	4
0	1	0	0	0	X	0	1	0	0	1	0	1	5
0	1	0	0	1	X	0	1	1	0	1	1	1	6
0	1	0	1	X	X	1	0	0	1	0	0	1	7
0	1	1	X	0	X	0	0	0	0	0	0	0	-
0	1	1	X	1	X	0	1	1	0	1	1	0	8
1	0	0	1	X	0	1	0	0	1	0	0	0	9
1	0	0	1	X	1	1	0	1	1	0	1	0	10
1	0	0	0	X	X	0	0	0	0	0	0	0	-
1	0	1	0	X	0	0	0	0	0	0	0	1	11
1	0	1	1	X	0	1	0	0	1	0	0	1	12
1	0	1	X	X	1	1	0	1	1	0	1	1	13

c) Diagrama lógico.

